據(jù)外媒Wccftech報(bào)道，TSMC最近幾天公布了CoWoS封裝技術(shù)路線圖，并宣布第五代CoWoS技術(shù)已經(jīng)應(yīng)用并量產(chǎn)，可在基板上封裝8個(gè)HBM2e緩存，總?cè)萘?28GB。

TSMC的這項(xiàng)技術(shù)已經(jīng)發(fā)展了很多年CoW是指在襯底上封裝硅片，而WoW是指在基板上層壓另一個(gè)基板

官方表示，第五代技術(shù)的晶體管數(shù)量是第三代技術(shù)的20倍新的封裝技術(shù)將夾層面積增加了3倍，采用了全新的TSV解決方案和更粗的銅連接線目前，該技術(shù)已用于制造AMD MI200阿魯?shù)习蛯I(yè)計(jì)算卡，其中封裝了兩個(gè)GPU內(nèi)核和八個(gè)HBM2e緩存

根據(jù)路線圖，TSMC第六代CoWoS封裝技術(shù)預(yù)計(jì)將于2023年推出它還在基板上封裝了兩個(gè)計(jì)算內(nèi)核，并且可以在板上搭載多達(dá)12個(gè)HBM緩存芯片

TSMC還表示，新技術(shù)還采用了更好的導(dǎo)熱方式第五代技術(shù)采用金屬導(dǎo)熱材料，熱阻降低到上一代的0.15倍，有利于這類高性能芯片的散熱

IT之家了解到，AMD在7月底透露，搭載CDNA 2架構(gòu)的本能MI200 Alderbaran計(jì)算卡已經(jīng)發(fā)貨交付該產(chǎn)品擁有多達(dá)256個(gè)計(jì)算單元，總共16，384個(gè)流處理器和16個(gè)SE著色器單元

TSMC CoWoS技術(shù)的具體實(shí)現(xiàn)方法:

以下是TSMC考沃斯技術(shù)的詳細(xì)描述:

官方數(shù)據(jù)顯示，2022年將推出5nm，3nm工藝的芯片，芯片間互連線間距將從9微米逐漸減小到0.9微米，預(yù)計(jì)2035年前實(shí)現(xiàn)。

免責(zé)聲明：此文內(nèi)容為本網(wǎng)站轉(zhuǎn)載企業(yè)宣傳資訊，僅代表作者個(gè)人觀點(diǎn)，與本網(wǎng)無關(guān)。僅供讀者參考，并請(qǐng)自行核實(shí)相關(guān)內(nèi)容。