隨著半導(dǎo)體工藝深入到5nm以下，制造難度與成本與日俱增，摩爾定律的物理極限大約在1nm左右，再往下就要面臨嚴重的量子隧穿難題，導(dǎo)致晶體管失效。

當(dāng)然，各大廠商的先進工藝在實際尺寸上都是有水分的，所以紙面意義上的1nm工藝還是會有的，臺積電去年就組建團隊研發(fā)1.4nm工藝，日前CEO劉德音又表示已經(jīng)在探索比1.4nm更先進的工藝了。

1.4nm再往下就是1nm工藝了，這也是半導(dǎo)體行業(yè)都在追求的工藝，去年IMEC歐洲微電子中心公布的路線圖顯示，2nm工藝之后是14A，也就是1.4nm工藝，預(yù)計2026年問世，再往后就是A10工藝，也就是1nm，2028年問世。

當(dāng)然，實際能量產(chǎn)的時間可能會比2028年晚一些，畢竟新技術(shù)不跳票是不可能的。

與此同時，在2nm節(jié)點之后的新工藝研發(fā)生產(chǎn)中，EUV光刻機也要大升級一次，ASML預(yù)計會在2026年推出High NA技術(shù)的下一代EUV光刻機EXE:5000系列，將NA指標從當(dāng)前的0.33提升到0.55，進一步提升光刻分辨率。

但是下一代EUV光刻機的代價也很高，售價會從目前1.5億美元提升到4億美元以上，最終價格可能還要漲，30億一臺設(shè)備很考驗廠商的成本控制。

免責(zé)聲明：此文內(nèi)容為本網(wǎng)站轉(zhuǎn)載企業(yè)宣傳資訊，僅代表作者個人觀點，與本網(wǎng)無關(guān)。僅供讀者參考，并請自行核實相關(guān)內(nèi)容。